Writing Desk

最近更新的文章

这里优先展示最近完成整理或更新的内容。适合从最新的兴趣方向、工作流和专题开始读起。

8 本页文章
2023-03-08 文章

互相关延时估计

互相关延时估计是一种信号处理技术,用于计算两个信号之间的时间延迟。在本篇博客中,我们将使用MATLAB来实现互相关延时估计,并提供多个例子和代码,以帮助更好地理解该技术。什么是互相关延时估计?互相关延时估计是通过比较两个信号的相似性来计算它们之间的时间延迟。在信号处理中,时间延迟...

暂未单独标记标签
阅读全文
Featured
Cover Image of the Post
2023-03-03 文章

Matlab增采样仿真

(2)——代码实现代码讲解0、全局参数matlab A = 2; %增采样倍数Fs = 16; %采样率单位hz T = 1/Fs; %采样周期L = 8; %采样点数t = (0:L1)T; %时间间隔1、生成原始信号首先生成一个2hz的正弦信号,采样率为16hz,一个周期8个...

暂未单独标记标签
阅读全文
Featured
Cover Image of the Post
2022-11-05 文章

我对于CSDN的一些想法与建议

垃圾堆强推的关系户积分下载机制越来越浓的资本气息我对于CSDN的态度对于CSDN,我还是希望他越来越好的。本科阶段碰到不懂得知识都是来此搜索学习。并且得到了帮助。虽然大部分的文章都是劣质抄袭,不过可以理解,CSDN没有门槛,许多和我一样的本科生大家一起在这里学习分享,水平层次不齐...

暂未单独标记标签
阅读全文
Featured
Cover Image of the Post
2022-10-25 文章

因果与非因果

信号与系统:因果与非因果的理解举通俗和专业的例子,由浅入深,来辅助大家理解《信号与系统》中,因果与非因果的区别。个人感觉讲的比教科书上写的通俗易懂。通俗例子例子1:超能力收麦子假象你是一个农民,在田地里晒麦子,为了尽可能的多晒,你需要在阴雨天到来前一天,把麦子收好,不然麦子就坏了...

暂未单独标记标签
阅读全文
Featured
Cover Image of the Post
2022-10-23 文章

verilog-format如何设置

我在配置这个插件时,网上没有找到通俗易懂的教程,很多都是用“安装配置”一语带过,对新手不友好。为此花费了不少时间,写这篇文章希望以兼济后来者。插件介绍verilogformat是VSCODE的一款插件,可以为用户自动排版代码。 !image20220303211354840注:原...

暂未单独标记标签
阅读全文
Featured
Cover Image of the Post
2022-07-25 文章

2022综合方向冬令营

课程安排|内容|日期|注意|视频地址| | | | | | |熟悉开发方式,IO(点灯),中断| 1.16 | |回顾IO和EXTI(非教学)——冬令营哔哩哔哩bilibili | |串口的使用,重定向printf,语音播放,VOFA | 1.18 |如果讲不完,会另外安排|串口...

暂未单独标记标签
阅读全文
Featured
Cover Image of the Post
2022-07-25 文章

ADC TIM DMA采样率1M

ADC+TIM+DMA采集交流(二)前言本文是《STM32HAL ADC+TIM+DMA采集交流信号》的续篇,这一篇我们将让ADC以1M的速度去采集。过程中会学习到ADC时钟,采样率控制的概念。所需工具:开发板:STM32F103C8T6 STM32CubeMX IDE: Kei...

#ADC #采样 #硬件
阅读全文
Featured
Cover Image of the Post
2022-07-25 文章

BUG解决

python保存excel报错:PermissionError: [Errno 13] Permission denied: 'xxx.xlsx'报错形式: python exceltem = openpyxl.loadworkbook("通话.xlsx") sheettem =...

暂未单独标记标签
阅读全文
Featured
Cover Image of the Post
Personal Site
唐承乾
Profile Image of the Author
技术笔记、长期专题与电子书草稿

嵌入式 & AI 工作流。螺旋式学习,把踩过的坑整理成以后还能复用的东西。

GitHub 知乎
CSDN